Produits — IP cores FPGA
Les bus de bord du spatial, en VHDL qualifiable
Une ligne d'IP cores pour les bus avioniques des engins spatiaux, développée selon ECSS-E-ST-20-40C et
ECSS-Q-ST-60-03C au niveau de criticité B et les exigences ESA pour les IP cores. Chaque IP est livrée avec
son dossier complet : spécification, architecture, interfaces, plan et résultats de vérification, fiche technique.
BES1553
MIL-STD-1553B · ECSS-E-ST-50-13Cv1.0 disponible
Raccorde un hôte (processeur, ou logique utilisateur du même FPGA) à un bus MIL-STD-1553B. Les services du
protocole spatial et toutes leurs contraintes de temps sont réalisés en matériel : aucun logiciel temps réel
côté bus.
- Rôle choisi à la synthèse : Bus Controller, Remote Terminal ou Bus Monitor
- Bus double redondant (voies A et B) ou simple voie
- Bus Controller : transferts directs, mode codes, Data Block Transfer, Data Wrap Around, distribution du
temps et synchronisation, trames de communication et table d'ordonnancement (Accurate Message Transfer)
- Remote Terminal : 30 sous-adresses en émission et 30 en réception à double tampon, broadcast, détection
des commandes illégales
- Bus Monitor : deux voies, neuf indicateurs d'erreur, horodatage, filtre, déclencheurs de début et de fin
- Temps bord intégré (BESOBT) : format CCSDS CUC, Time Tick de 1 à 15 s, asservissement sur un PPS
- Interfaces hôte AMBA AXI4-Lite, APB ou port registres natif
- Protection contre les SEU de toutes les machines d'états : détection, reprise et signalement
- VHDL-93 indépendant de la technologie, un seul domaine d'horloge (32 MHz par défaut)
298tests, trois configurations
99,9 %couverture des instructions
84/84états de machines d'états atteints
15 %marge de timing tenue sur FPGA
Netlist synthétisée confrontée à deux implémentations indépendantes, protection
des machines d'états vérifiée par injection de fautes, scénarios système (un BC, trois RT et un BM sur
un même bus).
BESSPW
SpaceWire · ECSS-E-ST-50-12C Rev.1en développement
Nœud SpaceWire multi-ports : liens, protocoles et distribution du temps en matériel, données échangées par
DMA avec la mémoire de l'hôte.
- Nombre de ports fixé à la synthèse, conçu pour 400 Mb/s par port et par sens
- RMAP en cible et en initiateur (ECSS-E-ST-50-52C)
- Transport de paquets CCSDS, CPTP (ECSS-E-ST-50-53C), identification de protocole (ECSS-E-ST-50-51C)
- Time-codes et interruptions distribuées, temps bord BESOBT
- Enregistrement du trafic de ses propres liens et, par une sonde externe, des liens entre d'autres
équipements : analyse et mise au point de réseaux SpaceWire
- Interface registres (AXI4-Lite ou APB), interface DMA, interruptions
303exigences tracées aux normes
400Mb/s par port (objectif)
Spécification et architecture définies ; conception et vérification RTL en cours,
avec la méthode et l'outillage de BES1553.
BESOBT v1.0
Maître de temps bord : compteur CCSDS CUC (32 bits de temps grossier, 24 bits de temps fin), Time Tick
de 1 à 15 s, correction de dérive, asservissement PI sur un PPS externe, chargements programmés.
BESHOST v1.0-rc1
Adaptateurs AMBA AXI4-Lite et APB vers le port registres des IP BES, et contrôleur d'interruptions.
Commun à toute la ligne.
Destination : une passerelle SpaceWire / MIL-STD-1553 ↔ Ethernet, pour piloter les
équipements 1553 et SpaceWire existants depuis un calculateur de bord Ethernet. Chaîne d'outils entièrement open
source (GHDL, cocotb, Yosys, nextpnr), prototypage sur FPGA européen GateMate. Fiches techniques sur demande.
BES